- សេចក្តីផ្តើមអំពីលក្ខណៈបច្ចេកទេស PCIe 5.0
លក្ខណៈបច្ចេកទេស PCIe 4.0 ត្រូវបានបញ្ចប់នៅឆ្នាំ 2017 ប៉ុន្តែវាមិនត្រូវបានគាំទ្រដោយវេទិកាអ្នកប្រើប្រាស់ទេរហូតដល់ស៊េរី 7nm Rydragon 3000 របស់ AMD ហើយពីមុនមានតែផលិតផលដូចជា supercomputing ការផ្ទុកទិន្នន័យល្បឿនលឿនថ្នាក់សហគ្រាស និងឧបករណ៍បណ្តាញប៉ុណ្ណោះដែលប្រើបច្ចេកវិទ្យា PCIe 4.0។ ទោះបីជាបច្ចេកវិទ្យា PCIe 4.0 មិនទាន់ត្រូវបានអនុវត្តក្នុងទ្រង់ទ្រាយធំក៏ដោយ អង្គការ PCI-SIG បានអភិវឌ្ឍ PCIe 5.0 លឿនជាងមុនជាយូរមកហើយ អត្រាសញ្ញាបានកើនឡើងទ្វេដងពី 16GT/s បច្ចុប្បន្នដល់ 32GT/s កម្រិតបញ្ជូនអាចឡើងដល់ 128GB/s ហើយលក្ខណៈបច្ចេកទេសកំណែ 0.9/1.0 ត្រូវបានបញ្ចប់។ អត្ថបទស្តង់ដារ PCIe 6.0 កំណែ v0.7 ត្រូវបានផ្ញើទៅកាន់សមាជិក ហើយការអភិវឌ្ឍស្តង់ដារកំពុងដំណើរការ។ អត្រា pin របស់ PCIe 6.0 ត្រូវបានកើនឡើងដល់ 64 GT/s ដែលខ្ពស់ជាង PCIe 3.0 8 ដង ហើយកម្រិតបញ្ជូននៅក្នុងឆានែល x16 អាចធំជាង 256GB/s។ ម្យ៉ាងវិញទៀត ល្បឿនបច្ចុប្បន្នរបស់ PCIe 3.0 x8 តម្រូវឱ្យមានតែ PCIe 6.0 channel មួយប៉ុណ្ណោះដើម្បីសម្រេចបាន។ ចំពោះកំណែ 0.7 PCIe 6.0 សម្រេចបានមុខងារភាគច្រើនដែលបានប្រកាសដំបូង ប៉ុន្តែការប្រើប្រាស់ថាមពលនៅតែប្រសើរឡើងបន្ថែមទៀត។d ហើយស្តង់ដារនេះទើបតែបានណែនាំឧបករណ៍កំណត់រចនាសម្ព័ន្ធថាមពល L0p ថ្មី។ ជាការពិតណាស់ បន្ទាប់ពីការប្រកាសនៅឆ្នាំ 2021 PCIe 6.0 អាចមានលក់ជាលក្ខណៈពាណិជ្ជកម្មនៅឆ្នាំ 2023 ឬ 2024 យ៉ាងឆាប់បំផុត។ ឧទាហរណ៍ PCIe 5.0 ត្រូវបានអនុម័តនៅឆ្នាំ 2019 ហើយមានតែពេលនេះទេដែលមានករណីអនុវត្ត។
បើប្រៀបធៀបទៅនឹងលក្ខណៈបច្ចេកទេសស្តង់ដារមុនៗ លក្ខណៈបច្ចេកទេស PCIe 4.0 បានមកដល់យឺត។ លក្ខណៈបច្ចេកទេស PCIe 3.0 ត្រូវបានណែនាំនៅឆ្នាំ 2010 7 ឆ្នាំបន្ទាប់ពីការណែនាំ PCIe 4.0 ដូច្នេះអាយុកាលនៃលក្ខណៈបច្ចេកទេស PCIe 4.0 អាចនឹងខ្លី។ ជាពិសេស អ្នកលក់មួយចំនួនបានចាប់ផ្តើមរចនាឧបករណ៍ស្រទាប់រូបវន្ត PCIe 5.0 PHY។
អង្គការ PCI-SIG រំពឹងថាស្តង់ដារទាំងពីរនេះនឹងរួមរស់ជាមួយគ្នាក្នុងរយៈពេលយូរ ហើយ PCIe 5.0 ភាគច្រើនត្រូវបានប្រើសម្រាប់ឧបករណ៍ដែលមានដំណើរការខ្ពស់ជាមួយនឹងតម្រូវការ throughput ខ្ពស់ជាង ដូចជា GPU សម្រាប់ AI ឧបករណ៍បណ្តាញ និងផ្សេងៗទៀត ដែលមានន័យថា PCIe 5.0 ទំនងជាលេចឡើងនៅក្នុងមជ្ឈមណ្ឌលទិន្នន័យ បណ្តាញ និងបរិស្ថាន HPC។ ឧបករណ៍ដែលមានតម្រូវការ bandwidth តិចជាង ដូចជាកុំព្យូទ័រលើតុ អាចប្រើ PCIe 4.0 បាន។
សម្រាប់ PCIe 5.0 អត្រាសញ្ញាត្រូវបានបង្កើនពី PCIe 4.0 16GT/s ដល់ 32GT/s ដោយនៅតែប្រើការអ៊ិនកូដ 128/130 ហើយកម្រិតបញ្ជូន x16 ត្រូវបានបង្កើនពី 64GB/s ដល់ 128GB/s។
បន្ថែមពីលើការបង្កើនកម្រិតបញ្ជូនទ្វេដង PCIe 5.0 នាំមកនូវការផ្លាស់ប្តូរផ្សេងទៀត ដូចជាការផ្លាស់ប្តូរការរចនាអគ្គិសនីដើម្បីកែលម្អភាពសុចរិតនៃសញ្ញា ភាពឆបគ្នាជាមួយ PCIe និងច្រើនទៀត។ លើសពីនេះ PCIe 5.0 ត្រូវបានរចនាឡើងជាមួយនឹងស្តង់ដារថ្មីដែលកាត់បន្ថយភាពយឺតយ៉ាវ និងការចុះខ្សោយនៃសញ្ញាលើចម្ងាយឆ្ងាយ។
អង្គការ PCI-SIG រំពឹងថានឹងបញ្ចប់កំណែ 1.0 នៃលក្ខណៈបច្ចេកទេសនៅក្នុងត្រីមាសទី 1 នៃឆ្នាំនេះ ប៉ុន្តែពួកគេអាចបង្កើតស្តង់ដារបាន ប៉ុន្តែពួកគេមិនអាចគ្រប់គ្រងពេលវេលាដែលឧបករណ៍ស្ថានីយត្រូវបានណែនាំទៅកាន់ទីផ្សារបានទេ ហើយវាត្រូវបានគេរំពឹងថាឧបករណ៍ PCIe 5.0 ដំបូងនឹងបង្ហាញខ្លួននៅឆ្នាំនេះ ហើយផលិតផលជាច្រើនទៀតនឹងលេចឡើងនៅឆ្នាំ 2020។ ទោះជាយ៉ាងណាក៏ដោយ តម្រូវការសម្រាប់ល្បឿនលឿនជាងនេះបានជំរុញឱ្យស្ថាប័នស្តង់ដារកំណត់ជំនាន់ក្រោយនៃ PCI Express។ គោលដៅនៃ PCIe 5.0 គឺដើម្បីបង្កើនល្បឿននៃស្តង់ដារក្នុងរយៈពេលដ៏ខ្លីបំផុត។ ដូច្នេះ PCIe 5.0 ត្រូវបានរចនាឡើងដើម្បីបង្កើនល្បឿនដល់ស្តង់ដារ PCIe 4.0 ដោយមិនចាំបាច់មានលក្ខណៈពិសេសថ្មីសំខាន់ៗផ្សេងទៀតឡើយ។
ឧទាហរណ៍ PCIe 5.0 មិនគាំទ្រសញ្ញា PAM 4 ទេ ហើយរួមបញ្ចូលតែមុខងារថ្មីៗដែលត្រូវការដើម្បីឱ្យស្តង់ដារ PCIe អាចគាំទ្រ 32 GT/s ក្នុងរយៈពេលដ៏ខ្លីបំផុត។
បញ្ហាប្រឈមផ្នែករឹង
បញ្ហាប្រឈមចម្បងក្នុងការរៀបចំផលិតផលដើម្បីគាំទ្រ PCI Express 5.0 នឹងទាក់ទងនឹងប្រវែងឆានែល។ អត្រាសញ្ញាកាន់តែលឿន ប្រេកង់ផ្ទុកនៃសញ្ញាដែលបញ្ជូនតាមរយៈបន្ទះកុំព្យូទ័រកាន់តែខ្ពស់។ ការខូចខាតរូបវន្តពីរប្រភេទកំណត់វិសាលភាពដែលវិស្វករអាចផ្សព្វផ្សាយសញ្ញា PCIe៖
· ១. ការចុះខ្សោយនៃឆានែល
· 2. ការឆ្លុះបញ្ចាំងដែលកើតឡើងនៅក្នុងឆានែលដោយសារតែភាពមិនបន្តនៃអ៊ីមផេដង់នៅក្នុងម្ជុល ឧបករណ៍ភ្ជាប់ រន្ធឆ្លងកាត់ និងរចនាសម្ព័ន្ធផ្សេងទៀត។
លក្ខណៈបច្ចេកទេស PCIe 5.0 ប្រើឆានែលដែលមានការថយចុះ -36dB នៅ 16 GHz។ ប្រេកង់ 16 GHz តំណាងឱ្យប្រេកង់ Nyquist សម្រាប់សញ្ញាឌីជីថល 32 GT/s។ ឧទាហរណ៍ នៅពេលដែលសញ្ញា PCIe5.0 ចាប់ផ្តើម វាអាចមានវ៉ុលកំពូលទៅកំពូលធម្មតា 800 mV។ ទោះជាយ៉ាងណាក៏ដោយ បន្ទាប់ពីឆ្លងកាត់ឆានែល -36dB ដែលបានណែនាំ ភាពស្រដៀងគ្នាណាមួយទៅនឹងភ្នែកបើកចំហត្រូវបានបាត់បង់។ មានតែតាមរយៈការអនុវត្តការធ្វើឱ្យស្មើគ្នាដោយផ្អែកលើឧបករណ៍បញ្ជូន (ការបន្ថយការសង្កត់ធ្ងន់) និងការធ្វើសមភាពឧបករណ៍ទទួល (ការរួមបញ្ចូលគ្នានៃ CTLE និង DFE) ប៉ុណ្ណោះ ទើបសញ្ញា PCIe5.0 អាចឆ្លងកាត់ឆានែលប្រព័ន្ធ និងត្រូវបានបកស្រាយយ៉ាងត្រឹមត្រូវដោយឧបករណ៍ទទួល។ កម្ពស់ភ្នែកអប្បបរមាដែលរំពឹងទុកនៃសញ្ញា PCIe 5.0 គឺ 10mV (ការធ្វើឱ្យស្មើគ្នាក្រោយ)។ សូម្បីតែជាមួយឧបករណ៍បញ្ជូនដែលមានការញ័រទាបស្ទើរតែល្អឥតខ្ចោះក៏ដោយ ការចុះខ្សោយគួរឱ្យកត់សម្គាល់នៃឆានែលកាត់បន្ថយទំហំសញ្ញាដល់ចំណុចដែលការខូចខាតសញ្ញាប្រភេទផ្សេងទៀតដែលបណ្តាលមកពីការឆ្លុះបញ្ចាំង និងការឆ្លងអាចត្រូវបានបិទដើម្បីស្តារភ្នែកឡើងវិញ។
ពេលវេលាបង្ហោះ៖ ខែកក្កដា-០៦-២០២៣
